DERWENT-ACC-NO: 2000-122417

DERWENT-WEEK: 200132

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Wiring structure of semiconductor memory - has

signal wiring of large

width adjoining selection lines and distributed in

periphery of memory array

INVENTOR: KAWASAKI, S

PATENT-ASSIGNEE: MITSUBISHI ELECTRIC CORP[MITQ],

MITSUBISHI DENKI KK[MITO]

PRIORITY-DATA: 1998JP-0162478 (June 10, 1998)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

US 6240006 B1 May 29, 2001 N/A

000 G11C 007/00

JP 11354745 A December 24, 1999 N/A

019 H01L 027/108

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

US 6240006B1 N/A 1999US-0250170

February 16, 1999

JP 11354745A N/A 1998JP-0162478

June 10, 1998

INT-CL (IPC): G11C007/00; G11C011/401; G11C011/41;

H01L021/8242 ;

H01L027/108

ABSTRACTED-PUB-NO. JP 11354745A

BASIC-ABSTRACT: NOVELTY - Selection lines which select

memory cell from an

array, have a width attachment area (15) which extends in

the direction of

other selection lines. Width of signal wiring (27)

adjoining the selection

lines and distributed in the exterior of memory array, is

made large.

USE - In semiconductor memory.

ADVANTAGE - The width of wiring is thick but the area of array is not increased and hence speed of signal transmission is increased. DESCRIPTION OF DRAWING(S)

- The figure shows the distribution of main word line in memory array. (15)
Width attachment area; (27) Signal wiring.

ABSTRACTED-PUB-NO: US 6240006B
EQUIVALENT-ABSTRACTS: NOVELTY - Selection lines which select memory cell from an array, have a width attachment area (15) which extends in the direction of other selection lines. Width of signal wiring (27) adjoining the selection lines and distributed in the exterior of memory array, is made large.

USE - In semiconductor memory.

ADVANTAGE - The width of wiring is thick but the area of array is not increased and hence speed of signal transmission is increased. DESCRIPTION OF DRAWING(S) - The figure shows the distribution of main word line in memory array. (15) Width attachment area; (27) Signal wiring.

CHOSEN-DRAWING: Dwg.3/22

TITLE-TERMS:

WIRE STRUCTURE SEMICONDUCTOR MEMORY SIGNAL WIRE WIDTH ADJOIN SELECT LINE DISTRIBUTE PERIPHERAL MEMORY ARRAY

DERWENT-CLASS: U14

EPI-CODES: U14-A08A; U14-C01;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2000-093406

(19) 日本国特許庁 (JP) (12) 公開特許公報(A) (11)特許出願公開番号

特開平11-354745

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl. ⁶	
H01L	27/108
	21/8242
G11C	11/41

11/401

H 0 1 L 27/10 G 1 1 C 11/34

681A 345

371K

審査請求 未請求 請求項の数11 OL (全 19 頁)

(21)出願番号

特願平10-162478

識別記号

(71)出願人 000006013

三菱電機株式会社

(22)出願日 平成10年(1998) 6 月10日

東京都千代田区丸の内二丁目2番3号

(72)発明者 川崎 賢

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 アレイ占有面積を増加させることなく信号 電圧配線の線幅を太くして抵抗を小さくする

【解決手段】 メモリアレイ (MA) においてメインワ ード線(10a, 10b)を幅寄せりて幅寄せ領域(1 5)による空き領域を形成し、この領域において所望の 信号 電圧を伝達する導電配線(27)の幅を広くす る



【特許請求の範囲】

【請求項1】 行列状に配列される複数のメモリセルを有するメモリアレイ、および前記メモリアレイ上にわたって行方向に治って延在して配置され。各当が前記メモリアレイのメモリセル行を選択するための信号を伝達する複数の行選択線を備え、前記複数の行選択線は、各当が前記行方向に延在する第1の部分と前記列の方向にずらされて配置されかつ前記第1の部分に接続する第2の部分とを含む幅寄せ構造を有する複数の行選択線を含み

前記複数の行選択線と同一層の配線で形成され、かつ前記行方向に延在して配置され、かつ前記福寄せ構造の行選択線に隣接してメモリセル行選択に関連する信号または電圧を伝達する信号配線をさらに備え、前記信号配線は、前記福寄せ構造の行選択線の第2の部分に隣接する領域において前記列方向についての福が広くされる。半導体記憶装置。

【請求項2】 前記信号配線は、前記くモリアレイの外部に行方向に沿って延在して配置され、カビ前記幅が以 くされる部分が前記メモリアレイ上に配置される、請求 20 項1記載の半導体記憶装置

【請求項 3 】 各前記メモリセルは、情報を記憶するストレージノードと、前記ストレージノードと対向し、所定の電圧を受けるセルプレートノードとを有するキーバシタを含み。さらに

前記信号配線に関して前記行選択線と対向しかつ前記行 方向に延在して配置され、前記所定電圧を伝達するセル プレート線をさらに備える、請求項1または2記載の半 導体記憶装置

【請求項目】 前記信号配線は、前記幅が広くされた部 の 分において前記メモリアレイに向かっ方向に後退する後 退領域を有し、

前記セルプレート線は、前記役退領域に形成される'突出 部分を含む。請求項 3 記載の半導体記憶装置。

【請求項う】 前記突出領域が前記メモリアレイに近接する部分において 前記セルフレートノードとの電気的接続のためのコンタクト孔が形成される。請求項4記載の半導体記憶装置

【請求項6】 - 前記を出部分は、技階的に幅が広くされる。請求項4記載の半導体記憶装置

【請求項7】 各前記列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線、および前記信号配線上に伝達される信号に応答して活性化され、前記複数のビット線を所定のフリチャージ電圧レベルに設定するビット線電圧設定回路をさらに備える。請求項1からものいずれかに記載の半導体記憶装置

【請求項8】 各前記行に対応して配置され、各々に対応の行のメモリセルが接続する複数がフード線をさらに 備え 前記複数のワード線の各々は、対応の行選択線と 前記でして外部で電気的に接続される。請求項上記載の

半導体記憶装置

【請求項9】 各前記行各々に対応して配置され 各々に対応の行のメモリセルが接続する複数のサブワート線

前記メモリアレイ外部に前記複数のサブワード線各々に 対応して配置され、対応のサブワード線がアドレス指定 された行に対応して配置されるとき。少なくとも対応の 行選択線上の信号に応答して対応のサブワード線を選択 状態小駆動する複数のサブワード線ドライバをさらに備 10 える、請求項1記載の半導体記憶装置

【請求項10】 行列状に配列される複数のメモリセルを有するメモリアレイ、および前記列の方向に延在して前記メモリアレイ上にわたって配置され。各々が列選択信号を伝達する複数の列選択線を備え、前記複数の列選択線は、前記メモリアレイ上においてその位置が行方向にすらされた幅寄せ部分を有する幅寄せ構造の列選択線を含み、さらに前記幅寄せ構造の列選択線に隣接して列方向に延在して配置されかつ前記幅寄せ部分において行方向の幅が広くされ、かつ所定の電圧を伝達する電圧伝達線を備える、半導体記憶装置

【請求項11】 各前記例に対応して配置され、各々が、活性化時対応の列上のデータの検知および増幅を行なっ複数のセンスアンプをさらに備え、

前記電圧伝達線は、各前記センスアンプルの動作電源電圧を伝達する。請求項10記載の半導体記憶装置

【発明、与詳細会説明】

[040]1]

【発明の属する技術分野】この発明は、半導体記憶装置に関し、特に、メモリマット面積を増加させることなくメモリマット上に配置される配線の抵抗を低下させるための配線構造に関する。より特定的には、この発明は、メモリセル選択信号を伝達する配線と同一層に形成される配線の低抵抗化のための配線構造に関する。

【0002】

【従来の技術】図17は、従来の半導体記憶装置の全体の構成を概略的に示す「図である「図17において」行列状に配列される複数のメモリセルMCを有するメモリマット」か、有方向に沿って複数のメモリフロックMBコロトがあられる。メモリブロックMBコロトが高される特数のサブロード線SWLと「メモリセルの各列に対応して配置され、各々に対応のスモリセルが接続される複数のサブロード線SWLと「ダモリセルの各列に対応して配置され、各々に対応のメモリセルが接続するビット線対BLPが設けられる「図17においては、メモリブロックMBコロトMBコロそれぞれにおいて、1つのサブロード線SWLと1つのビット線対BLPと「これらのサブロード線SWLと1つのビット線対BLPを「これらのサブロード線SWLと1つのビット線対BLPの交差部に対応して配置されるメモリセルMCを代表的に示す

前記アレイ外部で電気的に接続される。請求項1記載の「50」【0003】メモリブロックMB#0、MB#nに共通

に 行方向に延在するメインワート線MWLが配置され る。このマインワード線MWLは、マモリブロックMB #O>MB#n各々のサブロード線の1または複数の所 定数のサプワー!線に対応して配置される。サプワート 線SWLそれぞれに対応して、サブロード線トライバS WDが配置される。サブロード線ドライバSWLの各件 は、対応のメインロート線MWI、上の信号電位に少な「 とも従って、対応のサプロート線SWLを選択状態へ駆 動する。マイリヤード線MWLaか、マモリコロックMFC コロトMBコロのそれぞれの各行に対応して配置される。10。 場合には、サブワード線トライバSWDは、この対応の メインワード線MWL上の信号電位に従って対応のサブ ワード線SWLを選択状態へ駆動する。メインロード線 MWEが、このメモリマート1における複数行のメモリ セルに対応して設けられる場合。サブワート線トライバ SWDは、対応のメインロート線MWし上の信号電位。 と、さらにロウアドレスプリデコード信号とに従って対 応のサブロード線SWI を選択状態へ駆動する (この構 成については後に説明する。

【0004】半導体記憶装置は、さらに、国示しないで、20 トレス信号に従ってアトレス指定された行に対応して配 置されるメインロード線MWLを選択状態へ駆動する行 選択駆動回路コと、スタンバイ状態時、ビット線対BI 手を所定電圧に設定するヒット線イコライズ回路3と ビット線対BFFと行れられに対応して設けられるセンス アンプを含み。活性化時対応のビット線対31 Pの電位 を差動増福するセンスアンプ回路 1と、国家しない例で 下レス信号に従って、アトレス指定された列に対応して 配置されるビット線対を選択する列選択回路5を含む スタンハイ状態においては、メインワード線が以上は非一切。 選択状態にあり、またメモリフロックMB#0~MB# n それぞれにおいてサッロート線 SWLも、非選択状態 にある。ビット線対BLPは、ビット線イコライズ回路 3により、所定電圧(電炉電圧Vェーと接地電圧V s x の中間の電圧) レベルに設定される (プリチャージされ かつイコライズされる。

【00005】 メモリセル選択サイクル(アクティブサイ ウセルに対応して1つの クル・が始まると、まず行選択駆動回路2が、アドレス 指定された存に対応するメインワート線がW上を選択状 相ばることができ、ダインワート線がW上を選択状 相ばることができ、赤谷さ を配置することができる。サフワート線がW、このアドレス指定された存に対 ロット線がW上上の信号 ロット線がWに上の信号 コワート線がW上上の信号 コワート線がW上上の信号 コワート線がW上上の信号 コワート線がW上上の信号 コテード線がW上上の信号 ロップ エリプロック ME コント MB コモれぞれにお たぞれ、ロウブリデュート いてアドレス指定された行に対応して配置されるサブロート線がW上が選択状態が駆動される。これにより、メ カ用いられてもよい モリセル MC の記憶データがビット線対 BL P上に信達 【0012】[対19(A) 装置の1つのメモリでロックスモリでロ

【0006】次に、センフアンフ回路4が活性化され。 ちる [図1.9(A)においては、2列に ビット線対PI-P上に読出されたメモリセルMでのデー ∞ リセルMでに関連する部分の構成を示す

タが検知され、増幅されかつラッチされる。この後、列 選択回路与により選択された列に対応するビット線対比 LPに対し、データの書込または読出が行なわれる。

【0007】ドモリセル行に対応して配置されるCTード線は、複数のメモリプロックMB # IT NB # IT に共通に配設されるメインフード線MWI と、メモリフロックMB # IT NB # IT

【ロロロS】図18は、図17に示すすプワード線ドライバSWDの構成の一例を示す図である。図18においては、メモリブロックMBエキ(キョの~n)に対して設けられるサブワード線ドライバを示す。メモリブロックMBエエの目行のメモリセルに対応して配置されるサブワード線SWL a~SWL 目に対応して1つのメインワード線MWFが配置される。サブワード線SWL a~SWL 目されぞれに対応してサブワード線ドライバSW ba~SWD 引が配置される。

【ロロロ9】サブワード線ドライバSWDa〜SWDdに、それぞれメインワード線MWL上の信号電位が選択 建度のロレベルを示すときに能動化され、それぞれロワフリデコード信号には〜Rdに従って対応のサフワード 線SWLa〜SWLdを選択状態へ駆動する。ロウブリデコート信号には〜Rdは、1つが選択状態へ駆動され、サブワード線SWLa〜SWLdの1つを指定する。

【ロウ10】この図18に示す配置の場合、4行のマモリセルに対応して1つのマインワード線MWLを配置することができ、マインワード線MWLのヒッチ条件を緩和することができ、旅俗を持ってメインロード線MWLを配置せたことができる。

【ロリ11】なお、この図18に示す構成において、サフロート線ドライバSWDa、SWDdとして、メインロード線ドライバSWDa、SWDdとして、メインロード線ドWL上で信号電位に応答して能動化され。それぞれ、ロウブリデコート信号Ra、Rdを対応のサブコード線SWLa、SWLdへ伝達するデコータの構成が用いられてもよい。

【10012】[図19(A)は、[図17に示す半導体記憶 装置の1つのメモリブロックの構成を概略的に示す]型で ある「図19(A)においては、2列に配列されるメモ リセルMCに関連する部分の構成を示す

【0013】[419 (A) において メモリブロックM B=iは 行列状に配列される複数のメモリセルM: と メモリセルMCの各行に対応して配置され、各々に 対応の行のメモリセルMロが接続されるサフワード線ト WL 1 SWLb ・・と メモリセル例それぞれに対応 して配置され、各々に対応の別のメモリセルが接続され ろ複数のビット線対BLP +・BLPmを含む ビット 線対BliPiaは、ビット線Bliaおよび、Bliaを有っ し、ビット線対BI、Pmは、ビット線BImおよび、B Lmを含む ビート線対BLPa…BPLmとサブロー 10 下線SWLa」SWLb」…との交差部に対応して《モ リセルMCが配置される [図F9 (A) においては サ プワード線SWLaとビット線BLaおよびFLmのそ れぞれの交差部に対応して配置されるメモリセルMC と、サブロート線SWLもとビット線 Blaおよかお Lmそれぞれとの交差部に対応して配置されるメモリセ ルNCを示す

【 0 0 1 5 】 メモリキャハンタMTは、アクセストランジスタMTに接続されるストレージノードSNに記憶データに応した電荷を蓄積し、その他方電極に一定のセルフレート電圧V、下を受ける

【001年本】ビート線イコライで回路3は、ビット線対 E1.Pa・B1.Pmそれぞれに対応して設けられるビー 上線イコッイス。プリチャーシ回路3a~3mを含む ビット線イコライズ。フリチャーシ回路3a~3mの各 々は、同じ構成を有し、図19においては、ビット線対 BLPaに対して設けられビット線イコライズ。プリチャージ回路3aの具体的構成を代表的に示す。ビット線イコライズ。プリチャージ回路3aは、ビット線イコライズ指示信号のBLEQに応答して導通し、ビット線レ Inおよび。BLaを電気的に短絡するnチャネルMO SLランジスクQ1と、ビート線イコライズ指示信号を BLEQの活性化に応答して導通し所定のフリナャーン 電圧VD1をビート線BLaおよび。BLa上に伝達するnチャネルMOSトランシスクQ2およびQ3を含する

【0017】センスアンプ回路日は「ビット線対BIP a・BI.Fmぞれぞれに対応して設けられ、センスマンプ活性化信号のSAの活性化に応答して活性化され、対応のビット線対BI.Pa BI.Pm上の信号電位を活動的に増幅しかつラッチするセンスアンプ(SA)4 c・4mを含む。センスアンプ(SA、4a、4mの各では、交差結合されたカチャネルMOSトランジスタを含

† ,

【0018】列選択回路のは、ヒット線対BLPa・BLPmやれぞれに対応して設けられ、列選択信号YSa・YSmに応答して導通し、対応のビット線対BLPa・BLPmを内部データバスI・Oに接続するIOデートのは、このMIO(A)に示す半導体記憶装置の動作を図19(B)に示す信号波形図を参照して説明する

【0019】スクンバイ状態時においては、アレイ活性化信号ACTは、Lレベルにあり、ビット線イコライで指示信号のBLEQはHレベルにある。この状態においては、ビット線イコライズ。アリチャージ回路3a~3mは、活性状態にあり。ビット線対BLPa~BLPmを「プリチャージ電圧VbTレベルにプリチャージしかつイコライズする。サブロード線SWL(SWLa、SWLb・・・)は、非選択状態のLレベルにされ、またセンスアンで活性化信号→SAも非活性状態のLレベルにある。ここで「アレイ活性化信号ACTは、メモリセル行選択指示信号が外部から与こられると内部で活性化される信号であり、標準DRAM(ダイナミック・ランダム、アクセス、メモリ)における内部ロウアドレスストローブ信号に相当する

【0020】また、センスアンで活性化信号としては、 五チャネルMのSトランシスタからなるNセンスアンで 部とウチャネルMのSトランジスタで構成されるウセン スアンで部をそれぞれ活性化する信号が存在するが、[4 10(1)(こおいて、1つのセンスで)で活性化信号が SAで示す。

【10021】マモリセル行を選択状態へ駆動するアレイ活性化指示信号(外部ロロアトレスストローブ信号またはアクティフロマンド)が与えられると、アレイ活性化指示信号ACTが活性状態となり、応じてビット線イコライズ指示信号はBLEQがLレベルに立下がり、ビット線イコライズ。フリチャーシ回路3a~3mが非活性状態とされ、ビット線対BLPa~BLPmは、プリチャーシ電は、ビット線対BLPa~BLPmは、プリチャーシ電LNb+でフローティンク状態となる

BLEQの活性化に応答して導通し所定のフリナャーン 【リリココ】次い、、プトレス指定された行に対応して電圧V b T をビート線 B L a および B L a 土に伝達す 40 配置されたサプロード線 S W L の電色が立上がり、このる n チャネル M O S トラッシ スクQ ごおよび Q うを含 選択サプロート線 S W L に接続される メモリセル M c の記憶データが対応のビット線に伝達される 【列1 9

(日・においては、代表的に、ビット線 B L。 F1 を示し、また日レベルの記憶データが読出される場合のビット線の信号波形を示す。ビット線 L1.および B Lは対をなして配設されており、ビット線 B Lおよび B Lの一方にメモリセルテータが読出された場合、他方のビート線 B ニュリチュー ご乗しい L1 ででは L2 J L2 M 本 維持

- 上線は、プリチャージ電圧V b 1 2電圧レベルを維持する

勁 【0023】ビット線BLおよび BLの電位差が十分

大きくなると。センスアンフ活性化信号すらAが活性化 され、センスアンフ4as4mが活性化され、それぞれ ビット線対BLP x~BLPm上に読出されたメモリセ ルデータの差動増幅を行なっ。これにより、ビット線対 BLPashlPmの電位が、電源電圧Vできおよび接 地電圧のレベルに読出データに応じて設定される

【0024】このセンスアンフ動作完了後 [図22 (A・に示す!ロゲートラェトラmを介して列選択信号 YSa~YSmに従って選択列に対するデータの書込ま たは読出が行なもれる

[0025]

【発明が強執しようとする課題】階層ワー下線構成にお いては、メインワード線に対して行選択信号を伝達する ことにより、高速でメモリマット終端部にまで行選択信 号を伝達し、これにより、ワード線を高速で選択状態へ 原動することを図る。しかしながら、このワード線(ス インワード線およびサブワート線両者を含む」を選択状 態へ駆動する場合。ビート線イプライブ指示信号はBI E口が非選択状態へ駆動された後でないと、サフワード 線イコライズ、フリチャージ回路3a~3㎡が活性化時。 に、サブロード線SWLの電位が上昇すると、選択メモ リセルのデークが破壊される。したがって、高速でワー 下線を選択状態、駆動するためには、できるたけ早く ヒット線イコライス指示信号並BLEQを非選択状態へ 駆動する心要がある。

【0026】また、メモリサイクルが完了し、アレイ活 性化信号ACTか非活性状態とされた場合においても、 ヒット線イコライス指示信号はBLFQを高速で活性状 スに長時間を要する場合、いわゆるRASフリチャージ 期間が長くなり、高速でワード線を順次選択状態へ駆動 することができなくなるためである。

【0037】一方。このビット線イコライズ指示信号が BLFQを伝達する信号線には、ヒット線対それぞれに 対して設けられたヒット線イコライズ。プリチャージ回 路に含まれるトランジスクのケートが接続されており 大さなゲート容量が接続される。 したがって、この大き な寄生容量を高速で駆動するために、ヒット線イコッイ ス指示信号のBLEQを伝達する信号線は、低抵抗のた 40 とえば第1層アルミニウム配線層で形成される。これに より、おじ遅延を低減し、高速でピット線イコライズ フリチャーン回路を活性 非活性化させる

【0028】図20は、従来の半導体記憶装置の配線レ イアウトを概略的に示す例である。例201において、* モリマ・F1においては、行方向に治ってメインワート 線MWLを構成する第1層アルミニウム配線層の配線1 - 0ヵ行方向に延在して配置される。この第1層アルミニ ウム配線10は、その幅しおよびスペース(間隔)Sが 等しくされており、これにより「メインヤー下線MWL」 50、Nセンス活性化信号からNの活性化(Hレベル)に応答

全てにおけるRC遅延を等してしている。また。この導 電配線10は、その配線長を最小として高速で信号を伝

達するために一行方向に直線状に延在される。

【0029】センスアンフ配置領域11とメモリマット 1の間に、セルフレート電圧Vcpを伝達するための第 1層アルミニウム配線で構成される導電配線12および ビート線イコライズ指示信号のBLEQを伝達する導電 配線13が行方回に沿って延在して配置される。このセ ルプレート電圧Vで立を伝達する導電配線12は、適当

10 な領域において 下層のセルブレート /ードに電気的に 接続される。ビット線イコライズ指示信号もBLEQを 伝達する導電配線13は、高速でビット線イコライズ指 示信号はBIEQを伝達するために、できるだけその幅。

を広くする必要がある。

【ロり30】しかしながら、【4200線20A・20A に高った断面構造を示す図21に示すように メインワ ー下線 NIW L を構成する導電配線 1 ()。セルブレート電 圧しいりを伝達する導電配線12およびビット線イコラ イズ指示信号がBILE Qを伝達する導電配線13は、す 線SWLの信号電位を立上げることはできない。ビット、20、八て同じ層の第1層アルミニウム配線層(1A1)に形 成されており、配線間容量などを考慮して、そのスペー スの最小値が決定され、ビット線イコライズ指示信号が EFFEQを伝達する導電配線13の幅を、セジスアンプ 配置領域トルのレイアウトに影響を及ぼすことなく広く することがてきない。したがって、この導電配線13の 配線幅を広くして、その抵抗を小さくした場合。センス アンプ配置領域11のレイアウトが影響を受けるため、 等価的に、この導電配線13およびセンスアンフ配置領。 域1.1が占有する面積が大きくなるという問題が生し

態へ移行させる必要がある。これは、ヒット線イコッイ、必じる。特に、後に詳細に説明するが、メモリマットを列方 向に沿って複数の行ブロックに分割し、隣接行ブロック 間にセンスアンプを配置する構成の場合、このセンスア ンプ配置領域の面積が等価的に大きくなると、メモリマ --トの面積が増加し、チュアサイスを増加させてしまう といい問題が生じる

> 【ロロ31】また。センスアンプ配置領域に配置された センスアンフは、ビット線対それぞれに設けられてお。 り、これらのビット線対BLP a~BLP mを高速で駆 動する心関がある

【ロロ32】図じ2は、センスアンプ回路に含まれるセ ンスアンプSAの構成の一例を示す図である。[422]に おいて、センスアンプSAは、ゲートおよびドレインが 交差結合される p チャ ネルMOSトランジスタP Q a お まびPQbと、Pセンス活性化信号さらPの活性化(し レベル)に応答して導通し、センス電源線14上の電源 電形で、CをpチャネルMOSトランジスクPQaおよ びPQトのソースに伝達するドチャネルMOSトランジ アタドのこと。ゲートおよびドレインが安差結合される。 nチーネルMOSトランジスクNQaおよびNQbと。

して導通し。センフ接地線1F上の接地電圧VisisをM OSトランジスタトでaおよびNQEのソースに伝達す それチャネルMOSトランジスタNigにを含む。

【ロロ33】MOSトランジスタドウェおよびP良りの 号れぞれのFレイには ヒット線BLわよび FLに接 続きれ、MOSトラレブスタンによおよびXQLのトレ インがそれぞれ。ヒート線BLおよび。BLに接続され

【Oロ34】この[422に元すセンスアンフSAの構成 において、MOSトランプスタQP。ご話性化時、MO 10 SトランジスクPQaおよびPQbにより、ビット線B 1 および「BLハっちの高電位のビット線に」センス電 源線14から電流が供給され、高電位のビット線が電源 電圧Vocalへれにまて駆動される。一方、MOSトラ ンジスタNOa~NOcにより、ビット線BLおよび。 おしの低電位のビー下線が、センス接地線1万上の接地 電圧Vミトレベルまで駆動される。

【①のうう】センス電源線14圴よびセンス接地線15 は、このセンスアンフ配置領域11 (図20参照)に配 置されるセンスアンプに共通に設けられる。したがっ て、センス軍源線11むよびセンス接地線15は、数多 くのビット線の充放電を行なっために、安定に電流を供 給する必要がある。このセンスアンプ回路の動作時、数 多(わセンスアンフSAが同時に動作するため、多くの ビート線充效電電流が流れる。このビット線充效電電流 によりセンス電源線1 1およびセンス接地線1 5 上の電 **元レベルが変動した場合。高速でセンス動作を行なうこ** とができず、データアクセスタイミングが遅れるという 問題が生しる。したがって、このようなセンス動作時に おいて安定にヒート線充放電のための電流を供給するた。火 めには、センス電源線14およびセンス接地線15の紙 抗はてきるだけ小さくし、かつその電源電圧V。こおよ び接地電圧ドトトを安定に保持する必要がある

【0036】しかしながら、この場合。図20のセンス アレフ配置領域11においてセンス電源線14およびセ ンス接地線15が配置されるが、配線幅を広くした場 台、センスアンフ配置領域11の面積が増大するという。 問題が生しる。これは、センス電源線1 4およびセンス 接地線上つも「小ご」に示す準電配線と回転第1層アル ミニウム配線層に形成されるためである。センス電源線 40。 14わよひセンス接地線15を第3層アルミニウム配線 層に形成した場合、図19に示す列選択信号YSューY Smを伝達する列選択線が第二層でルミニウム配線層で 構成されており、配線衝突が生しるため、これらのセン ス電源線14およびセンス接地線15を第2層でルミニ ウム配線層に配置することはてきない。

【0037】ビット線イコライス指示信号の問題は、ワ ート線がスインワー下線、サブワート線の階層ワート線。 構成でなく。通常のポリシリコンワード線と上層の低抵

10 ワード線杭打ち構造を有する場合においても同様の問題 が生じる

【0038】それゆき、この発明の目的は、メモリマッ ト面積を増加させることなく配線抵抗を大幅に低減する ことのできる半導体記憶装置を提供することである。

【1) 139】この発明の他の目的は、センスアンフ帯領 域に配置される低抵抗導電配線の抵抗をさらに低下させ ることのできる半導体記憶装置を提供することである。 【0040】この発明のさらに他の目的は、メモリマッ 下占有面積を増加させることなく。 センス電源を強化す

ることのできる半導体記憶装置を提供することである。 [0.041]

【課題を解決するための手段】この発明は 要約すれ ば、メモリアレイ上に配設されるメモリセル選択信号を 伝達する信号配線を幅寄せしてマモリアレイ上に空き領 域を形成し、この空き領域に対像となる配線の配置領域 を確保し、これにより、対象となる配線の幅を広くす

【0042】すなわち、請求項1に係る半導体記憶装置 20 は、行列状に配列される複数のマモリセルを有するマモ リアレイと、このメモリアレイ上にわたって行方向に治。 って延在して配置され、各々がメモリアレイのメモリセ ル行を選択するための信号を伝達する複数の行選択線を 備える これら複数の行選択線は、各々が行方向に延在 する第1の部分とこの第1の部分に対し例の方向にずる。 されて配置されかつ第1の部分に接続する第2の部分と を含む幅寄せ構造を有する複数の行選択線を含む

【リロ43】請求項1に係る半導体記憶装置は「さら」 に、この行選択線と同一層の配線で形成され、かつ行方 同に延在して配置され、かつさらに幅寄せ構造の行選択 線に陸接して配置され、マモリセル行選択動作に関連す る信号 電圧を伝達する信号配線をさらに備える。この 信号配線は、幅寄せ構造の行選択線の第二の部分に隣接 する領域において列方向についての幅が広くされる。

【0044】請求項2に係る半導体記憶装置は、請求項 1の信号配線が描が広くされた部分がメモリアレイ上に 配置される。

【0045】請求項3に係ら半導体記憶装置は、請求項 ↑またはピのメモリセルが、情報を記憶するストレージ ノートと、このストレージノードと対向して配置されか つ所定の電圧を受けるセルフレートノートとを有するキ ャパシ タを含む

【0016】請求項3の半導体記憶装置は、さらに、信 号配線に関して行選択線と対向するようにかつ行方向に 延在して配置され、所定電圧を伝達するセルプレート線 を備える。

【0047】請求項4に係る半導体記憶装置は、請求項 3の半導体記憶装置の信号配線が、幅が広くされた部分 においてアレイに向かう方向に後退する後退領域を有す 抗配線とか?一下線シャン下領域で電気的に接続される。60~る。セルフレー下線は、この後退領域に形成される突出

部分を含む

【10 (148】請求項目に係る半導体記憶装置は、請求項 4.の装置において、突出領域のメモリアレイに近接する 部分においてセルフレートプードとの電気的接続をとる ためのコンタクト孔が形成される

【10 C 19】請求項6 C 係る事導体記憶装置は 請求項 4 の突出部分が 段階的に幅が広くされる

【00050】請求項子に係る半導体記憶装置は、請求項 1かららの半導体記憶装置が、さらに、各列に対応して 配置され、各々に対応の列のメモリセルが接続する複数。10 のビット線と、信号配線上に伝達される信号に応答して 活性化され、これら複数のビット線を所定のフリチャー ご電圧レベルに設定するビット線電圧設定回路を備える。

【0051】請求項8に係る半導体記憶装置は「請求項 1の装置が「さらに、各メモリセル行に対応して配置され、各々に対応の行のメモリセルが接続する複数のワー 下線を備える。これら複数のワード線は行選択線に対応 して配置され、メモリアレイ外部で対応の行選択線と電 気的に接続される。

【0052】請求項9に係る半導体記憶装置は、請求項1の半導体記憶装置が、さらに 各メモリセル行に対応して配置され、各々に対応の行のメモリセルが接続する複数のサブワート線と、メモリアレイ外部に複数のサブワート線各々に対応して配置され、対応のサブワート線がアドレス指定された行に対応して配置されるとき、少なくとも対応の行選択線上の信号に応答して対応のサブロー下線を選択状態へ駆動する複数のサブワー下線下ライバを備える

【00003計ま項10に係る半導体記憶装置は 行列 30 状に配列される複数のメモリセルを有するメモリアレイ と 列の方向に延在して前記メモリアレイ上にわたって 配置され、各々が列選択信号を伝達する複数の列選択線 を備える 複数の列選択線は、メモリアレイ上において その位置が行方向にずらされた福寄せ部分を有する福寄 せ構造の列選択線を含む

【 0 0 5 4 】請求項 1 0 の半導体記憶装置は、さらに、この福寄せ構造の列選択線に隣接して列方向に延在して 配置されかつ福寄せ部分において行方向の福が広くされた。所定の電圧を伝達する電圧伝達線を備える

【り ララ】請求項11に係る半導体記憶装置は、請求項10の装置がさらに、各メモリセルの列に対応して配置され、各々が、活性化時対応の列上のデータの検知および増幅を行なう複数のセンスアンプを備える。電圧低達線は、センスアンフへの動作電源電圧を伝達する。

【り→ 5 6 】メモリセルアレイ上においてセル選択信号 伝達線を指寄せすることにより。メモリアレイ領域上に 空き領域が形成され、信号。電圧配線をこの空き領域に まて拡張することにより。メモリアレイ面積を増加させ ることな、信号。電圧配線の幅を広くすることができ 1 2

配線抵抗を低減することができ、安定がつ高速に、所望 の信号 電圧を伝達することができる

[0057]

【発明の実施の形態】「実施の形態1」図1は、この発明の実施の形態1において用いられる半導体記憶装置のメモリマットの構成を概略的に示す図である。図1において、メモリマット1は、行方向および列方向に沿って複数のメモリアレイMAは分割される。行方向に沿って整列して配置されるメモリアレイMAは、列ブロックCBコ」(よーロトロ)を構成する。スモリアレイMAそれぞれにおいてサブロード線SWLは、メモリセルの各行に対応して配置される。これらのサブロート線SWLには、対応のメモリアレイMA内の対応の行に配置されたメモリセルが接続される。

【 0 0 5 8 】 行プロックE B =)に含まれる メモリアレイ M A に共通に メイン ワード線 M W L が配置される。この メイン ワート線 M W L は、対応の行プロックE B =) 20 「内の メモリアレイ M A それぞれの所定数の行(サブロート線)に対応して配置される。

【りロうり】列方向に治って隣接するメモリアレイMAの間に、センスアンで群SAGが配置される。センスアンで群SAGが配置される。センスアンフ群SAGは一例として。交互配置型シェアードセンスアンフ構成を備え、選択メモリアレイ(選択メモリナルを含むメモリアレイ)の両側に設けられたセンスアンで群SAGによりセンス動作が行なわれる。センスアンフ群SAGは、列方向に隣接するメモリアレイMAにより共有される。

3 【のうらう】行方向に整列するセンスアンチ群SAGが、センスアンブ帯SB#k(k=0~m-1)を構成する。このセンスアンプ帯SB#の領域においてセンスアンプ群SAG ならびに後に説明するピット線イコライズ回路。およびビット線分離ゲートが設けられる。

【10061】行方向に隣接するメモリアレイMAの間に、サブワート線ドライバが配置される(図1においては明確に示さす) 例ブロックにB # O > D B # n それ それに対応し、サブワート線トライバ配置領域SD B # D > SD B # n においてはサブワート線ドライバ配置領域SD B # O > SD B # n においてはサブワート線ドライバが配置されており、したがって、メモリモルは配置されていない

【00062】[月2は、センスアン学帯の構成を概略的に示す[利である [図2においては、列方向において隣接するメモリアレイMAもおよびMAもの1 列のメモリセルに対応する部分の構成を示す [図2において、メモリアレイMAもに含まれるビット線早上および B上は、ビット線分離ゲートも主ゅを介してフードNDおよびアNDにそれぞれ接続される。メモリアレイMAものビットの 線BLおよび B上は、ビット線分離ゲートも主もを介

してプーFNDおよびZNDにそれぞれ接続される。ビ ット線分離ゲートも11およびも1bは、それぞれビッ 下線分離指示信号DLTaおよびBLT b に応答して導 通する。ヒット線分離指示信号PT. TatよびBT. Tb は 通常 HI ベルにあり、メモリアレイMA iが選択 <モリセルを含むとき。ビット線分離指示信号1:1 Tb がLレベルとなる。逆に、メモリアレイMAbが選択メ モリセルを含む場合、ビット線分離指示信号BLITaが エレバルとなる

を介して与えられるビット線イコライズ指示信号るBL EQに応答して活性化され、 ベモリアレイMA aおよび MA+のビット線DLおよび。BLをビット線分離ゲー トゥ主国および6主もを介して中間電圧Vbエレベルに プリチャージしかつイコライスするビット線イコライス フリチャープ回路(E Plain競けられる。この ビット線電位設定回路としてのビット線イコライズ。ア リチャーン回路31が、中間電圧伝達線9を介して与え られる中間電圧VとりをメモリアレイMAaおよびMA もの対応のビット線BI.および、BIに伝達する。

【11064】信号線7とビット線イコライズ プリチャ ージ回路う1の間に、メモリセルMCに含まれるキャバ シク(図22参照)ペセルブレート電圧Vさせを与える セルフレート線8が設けられる。ヒット線イコッイス指 示信号のBLLQを低達する信号線7とセルフレート電 圧V・pを伝達するセルブレートSは、同一配線層に形 成され、たとにば第1層アルミニウム配線層で形成され

【0065】ノードNDおよびZNDには、センスアン プ活性化信号するAに応答して活性化され、ノートND 30 およびZNDの電位を差動増幅するセンフアンフ(S) A) 41が設けられる。このセンスアンプ 41の構成は 国ココに示す構成と同様である。

【0066】ノードNDおよびZNDに対しさらに、例 選択信号YSに応答して導通し ノードNDおよびZN DをローカルデータバスL I Oに接続する I Oデートラ **」が設けられる。ローカルデータバスし10は、メモリ** アレイMAaおよびMAEに共通に設けられる。このロ ーカルデータバスLIOは、通常。 メモリアレイMAA 沿って延在して配置される。

【ロロッテ】またメモリアレイMA aにおいてはメイン ワード線NWIに対応してサブワード線SWLが配置さ れ、このサブロード線SWLとビット線BLの交差部に 対応してメモリセルMCが配置される。メインワード線 MWには、信号線テおよびセルフレート線8と同じ配線 層に形成される

【0068】「引っは、メインヤート線のレイでウトを概 略的に示す図である。図るにおいて、メインワート線M。 WI となる導電配線は、メモリアレイMAそれぞれにお、筋。てずらされるだけであり、全体としての長さの増加は

1 1

いて、その行方向についての中央領域において福寄せさ れる。すなわち、メインロード線MWLとなる導電配線 は、行方向に直線状に延在する導電配線10aと、メモ リアレイMAの周辺部近傍に配設され。そのアレイ上に まいて位置が、列方向にずらされる幅寄せ構造を有する **薄電配線1**(1)りを含む。幅寄せ構造とは行方向に延びる。 第1で部分をこの第1の部分より列方向にずらせて配置 される第2の部分を含む構造を称す。これらの導電配線 10bは、導電配線10ょのスペースおよび幅よりもそ 【O p. 6 3】 /ードNDおよび2NDの間に、信号線7-10-のスペースおよび幅が小さくされる。たとえば、導電配 線10aは、幅およびスペースが0 96 mmであり、 一方, 導電配線10bは、幅およびスペースが、0、9 1amに設定される。導電配線10bを設けることによ リーその掴およびスペースの低減長さを仕とするととも に導電配線10トパ本数を立とすると、メモリアレイVI Aの最外側の導電配線 I O b は 直線状に延在して配置 される場合に比べて、コーコ・コだけ列方向にずらされ スーしたがって、マモリアレイMA子れぞれにおいて その幅寄せによう空き領域15が形成される。この空き 20 領域15は、単にメモリアレイMAの上において形成さ れるだけであり、この空き領域15を、配線拡張領域と して利用する

> 【0069】この導電配線10ヵおよび10bは、行方 向に整列するメモリアレイMAの間のサブロート線ドラ イバが配置されるサブロード線ドライバ帯SDEコにお いてサブワード線と接続される。したがって、このサブ ロード線ドライバ帯SDB#においては、これらの停電 配線10ヵおよび10bは、幅寄せされず、直線状に延 在し、それらの導電配線10回および10万の幅および スペースは同じ(たとえばり、りもヵヵ)に設定され スーキれにより。サブロード線ドライバの配置に何ら悪 影響を及ぼすことくなく、メモリアレイMA上において 導電配線10bの幅寄せにより空き領域15を形成する ことかできる

【OO70】列方向において隣接するメモリアレイMA の間の領域すなわちセンスアンプ帯SB#aおよびSB **= りにおいては、それぞれ、国己に示す回路構成が配置** される。このセンスアンで帯SBコュおよびSBコbに わい、は、メインソート線MWにとなる運電配線上しょ およびMAもが配置される領域内においてのみ行方向に 40 および10bと同一層に ビット線イコライズ指示信号 ゆらしビ収を伝達する信号線で、セルフレート電圧でき pを伝達するセルブレート線8が配置される。これらの。 うちの対象となる配線を、その空き領域15上にわたっ てその線幅を拡張する。これにより、センスアンで帯が 15年 (およびSB#Dの例方向についての長さを増加さ せることなり、必要な特性を備える配線を配置すること かてさる

> 【() 171】また、マインヤード線となる導電配線10 わは その一部(第2の部分)の位置が、列方向に沿っ

1.6 り 応じて抵抗が小さくなり 高速かつ安定に信号を伝 達 電圧を伝達することができる。このセンスアンフ帯 SB#においてその一部がマモリセル形成領域上にまで 拡張される配線は、マインワート線となる導電配線10 aおよび105と同り配線層の配線できればよい レイ アウトにわいてメモリアレイに最も近接して配置される とともに、メインワード線と同じ配線層に形成される様 電配線を、この空き領域1万においてメモリアレイ上に まで延在させて幅を広くする。 【0074】以上のように、この発明の実施の形態1に 従えば、メモリアレイ上においてメインワード線を福寄 せして、マモリセルアレイ上に空き領域を形成している

ため、何らセ、スプンで帯の列方向で面積を増加させる ことなく、必要な配線の幅を大きくして、配線抵抗を低 減することができ。高速がつ安定に動作する半導体記憶 装置を実現することができる。 【10075】 [実施の形態2 【46は、この発明の実施 の形態とに従う半導体記憶装置の要部の構成を概略的に

元利才である。図もにおいては、1つのメモリアレイM Aに対する部分の構成を概略的に示す。図6において、 センスアンプ帯SIIはにおいて行方向に沿って、ビット 線イコライズ指示信号はBLEQを包達する導電配線と 7か配設される。この導電配線と7は、国立に示す信号 線7に対応する

【ロロテも】導電配線コアは、マインワート線MWしを 構成する導電配線 1 () しの幅寄せにより生じた空き領域 1回においてその例方向についての幅が拡張される。こ のビート線イコライズ指示信号がBLEQを伝達する導 電配線コテは、マモリアレイMA上に形成される部分を 含む ピット線イコッイス プリチャーン凹路は、ピッ 下線対子れぞれに対応して設けられており。それぞれる。 個のMOSトランジスクを含む。したがって、この導電 配線コアには 他の信号配線(たとえばピット線分離指 示信号用配線)に比べてゲート容量が多く接続され、寄 生容量が大きくなる。しかしながら、この空き領域15 において導電配線と7四列方向についての幅を広くする ことにより、ビット線イコライズ指示信号はBLEQを 伝達する信号線子を構成する導電配線と7の抵抗を小さ くすることができ、応じて信号の国に遅延を低減し、高 っなレイアウトが実現されても、メモリセル選択動作に、40。速でビート線イコライズ指示信号φB1 E Oを伝達する

ことができる 【0077】このビット線イコライズ指示信号すBLF Qを伝達する導電配線 3.7 に「隣接して」セルフレート電 圧Vcpを伝達するセルブレート線8となる導電配線2 |8が配置される|| このセルブレート線8となる導電配線 28は、導電配線と7に形成された後退領域30回およ び305に歯合するように形成される突出部分28回お よびじらりを含む。突出部分じらっむよびじらしつくモ

リセルアレイMAに最も近い位置においてコンタク孔3 2が形成される。このコンタクト孔32は、後に説明す

わずかてあるため。RC(抵抗および容量)はほとんと 増加せず、行選択信号の伝搬遅延は生しず。図20に示 す配線と同様高速でサブロード線を選択状態へ駆動する ことができる。「図4は、マインロート線とサブロード線 との対応関係を概略的に示す国である。[図4において] こ Kのメインヤード線MVL a および MV しりか 一列方 回に沿ってその位置がずらされる福寄せ構造を有する。 マイン ワード線MWL aに対応してサブワード線SWL a~SWLaが配置される。このメインヤード線MWL aは、サブワー下線ドライバSWDa~SWDdを介し 10 てサプロード線SWL als SWL はに結合される。サブ ロート線トライバSWDa~SWDdは それぞれ 行 プリデコード信号Raskdとメインワード線NWLa 上、自信号電位に従って対応のサブロート線を選択状態へ 駆動する。サブロード線ドライバSWD in SWD it in ヒッチが、サブロート線SWLa~SWL dのヒッチに 対応する。メインワード線MWI/bも、同様、4本のサ プロード線に対応して設けられる。しただって、これら ご(くイ) ロード線MWLaおよびMWLbが サブロー 下線ドライバと接続される領域SDEはににおいては、 サブロート線ドライバSWD (SWDa~SWDd)ご ヒッチにそれれらのマインワード線MWLaトMWLb いビッチを対応させる必要がある。したがって、こづせ プロード線トライハ配置領域(サブワード線トライバー 帯)SADE#においては、メインワード線MWLas MWL bは、図3に示す導電配線10 a と同様、行方向 に直線的に延存しかつそのビッチもすべてのメインワー 上線について同じに設定される。

【0070】一方、メモリアレイ上においては、メイン ロード線MWしょおよびMWしわは、マモリセルが接続。30 されないため、サフワー下線SWLa、SWLbのヒュ チと異ならせても何ら問題は生しない。 サブワード線ド WLa~SWLdは、メモリセルがそれぞれ接続される ため、サブワート線SWLa~SWLdは、マモリセル 行に対応して行方向に直線的に延在して配置される。し たがって、たとえ <インワード線NWL aが。図4に示 すように、平面レイアウトにおいてサブワート線SWL aおよびSWI bと交差し、平面レイアウトにおいてサ プロート線SWE bおよびSWL cの間に配設されるよ 対しては何言影響は生じない。これにより、 マモリセル 選択動作およびメモリセル配置に悪影響を及ぼすことな 1 メインワート線の幅寄せ構造として、このメインワ 一ド線の福寄せによる空き領域15を形成することがて きる

【1) () 7 3 】この空き領域1 5 を利用して 【3 5 に示す よりに、センスアンフ帯SB#を行方向による導電配線 こりょおよびごいわをくモリアレイMAのマモリセル形 成領域上にまて拡張する。これにより、導電配線20㎡ および20万は、その幅が領域1万において大きくな。

1.8

るメモリセルキャハンタのセルフレートノードとの電気 的接続をとるために設けられる。メモリセルキャハシタ のセルブレートノードへは、常時、電圧Vcpが与えら れる。このセルフレート電圧Vで乗ば、定常的にメモリ セルキャバシタのセルフレート /ードベ与えられてお。 り。このセルフレートノートを一定の電圧に保持するた けてよく セルフレート線8:導電配線28)には、大 きな電流は流れない。したがって、このセルフレート電 圧Vでpを伝達する導電配線28は、その線幅が比較的 組くされる マモリセルアレイMAに含まれるマモリセ 10 ルキャバシタのセルプレートノードとの電気的コンタク 下をとるためのコンタクト孔32を突出部分28点およ び285において形成する。これにより、メモリセルの ストレージ ノード とセルフレートコング クトラコの距離 をプロセスにとって都合わよい長さに決定することがで きる。以下に、このストレージプーFSNとセルフレー トコンタクト孔うことの距離について説明する

【り立てと】【図では、メモリセルの構造の一例を概略的。 に示す国である。「羽下において」、マモリセルは、半導体 不純物領域41aむよび41bと、これらの不純物領域 4.1 まおよび4.1 しの間のチャネル領域上に図示しない ゲート絶縁膜を介して形成されるゲート電極層1日を含 む。不純物領域 11 a は、たとえばボリサイドで構成さ れるビット線となる導電配線43に接続される。不純物 領域41万は、導電層44日に接続される。この導電層 |44aは|||子の上部が連電配線43により上にまで延在 し、頂部はキャハシタ面積を大きくするために平坦領域 4.4 bが形成される。この導電層4.4 a および 1.4 b が ストレージソード電極層を構成する。このストレーシア 30 ード電極層の平坦部 4.1 b と対向するように、セルフ1 ート電極層45ヵ研派される

【10079】ゲート電極層42は、第1層ポリシリコン 層で構成され、サブワード線SWLに接続される。スト レージノート電極層4.4 a および4.4 b は、第3層ホリ シリコン層で構成され、平坦部44.6は、ビット線とな ろ導電配線43よりも上層に形成される。セルブレート 電板層45は、たとえば第4層ボリンリコン配線層で形 成され、マモリアレイ上にわたって延在して形成され

【ロロ8ロ】このセルフレート電極層すら上に一層問絶 縁膜すらを介して第1層アルミニウム配線層で形成され るマインワード線となる導電配線10が形成される。 【ロロ81】この国7に示すように、メモリセルキャハ シタは、半導体基板領域40表面上に延在して形成さ れ しわゆるスタークトキャハシタ型構造を備える。こ のマモリセルは、3次元的な構造を有している。セルフ レート電機層45が、国6に示す導電配線28とコンタ クト孔32により電気的に接続される。このセンスアン フ帯の境界領域においては、第1層ポリシリコン配線に - 90 - bからセルフ1 ートコンタクト32までの距離日aを、

よるビット線分離ゲートが形成されているだけである。 したがって、このストレーンソート電極層により、段差 か生じる。

【ロ082】図8は、マモリアレイMAとセンスアンプ 帯SBコとの境界領域近傍の構成を概略的に示す目立てお る。図8においては、ストレージノード電極層が上層の 平坦都44りおよびこの平坦都44りと対向して配置さ れるセルフレート電極層45を示す。 セルプレート電極 層45と図6に示すセルフレート線8(導電配線28) との電気的コンタクトをとる場合、セルプレート電極層 4.5上に層間絶縁膜4.6が形成される。この層間絶縁膜 4 らを形成した後に 第1層アルミニウム配線層とセル フレート電板層斗うとのコンタクトをとるためのコンタ タト孔が形成される。このとき、また同時に、第1層ア ルミニウム配線層から半導体基板領域40表面に形成さ れた活性領域・不純物領域・に対する電気的コンタクト をとるためのコンタクト孔が形成される。

【リリS3】ストレージノート電極層4.4.5が形成され るため。この層間絶縁膜40には、メモリアレイMAと 基板領域 40表面に互いに間をおいて形成される高濃度 20 センスアンで帯SB=の境界領域において段差が生じる (センスアンプ帯SBコのこの領域においては、ビット 線分離トランジスタが配置されているだけである) 層 間絶縁膜46の膜厚については、セルブレート電極層4 5上に堆積される厚さが、活性領域4.9上に形成される 層間絶縁膜の厚きとほぼ同程度である。したかって、こ のマモリアレイVIAの境界から距離は同にある領域にお いてコンククト孔にHAを形成した場合。センスアンプ 帯SB#における層間絶縁膜45の平坦領域において形 成されたコングクト孔で日でとほぼ同し深さとなる。し かしながら、このメモリアレイMAから距離せらの位置 においてコンタクト孔を形成する場合。そのコンタクト 孔口HPは、その部分において層間絶縁膜4.6の膜厚が 薄いため、セルフレート電極層45を貫通する。下層に ビット線が配置されている場合。このビット線と上層に 形成される第1層アルミニウム配線層(導電配線)との ショートが作しる。

> 【ロロ84】そこで 【引っに示すように セルフレート 電極層45に対するコンタクト孔32は、メモリアレイ MAにてきったけ近い位置に形成する。このとさ。セル 40 フレート電極層するはある範囲にわたって延在するた。 め。[4]8に示す距離 d.a.にはある程度の許容値の範囲か 存在する。活性領域4.9に対するコンタクト孔CHCの 深さと同程度となる位置にコンタクト孔にHAが形成さ れればよい。したがって、この図6に示すコンタクト孔。 32の形成領域を、加工がしやすい。他のコンタクト孔 と同工程で作品することができるなどのプロセスにとっ て都合のよい位置に配置することができ、また。セルブ レートコングラトミスの配置位置の自由度が向上したイ アウトが容易となる。また、ストレージノード電極44

この空き領域に隣接する領域において適当な値に設定す ることができる。したがって、その突出領域1.5に隣接 する領域(幅寄せ領域と称す)においてビット線イコラ イズ指示信号→BLEQが伝達する導電配線コ7に後退 領域さりaおよび30bを設け、この領域30aおよび 30%に歯含するようにセルフレート電圧V c pを伝達 する停電配線28に突出部分28回および28万を設け る。これにより、このセンスアング帯SB#における活 性領域49/20コンタクト孔にHCとセルフレートコン ククト孔32 · CHA· を同時に形成することが可能と 10 なり 製造工程数を増加させることがない。セルブレー トコンタクトを、図8のコンタクト乳でHLにする必要 がある場合。このセルフレートコンダクトをとるための。 コンタクト孔とセンスアンブ帯SF中における他の部分 におけるコンタクト孔にHCを別工程で形成する必要が

【0085】ここで「図らにおいて、このビット線イコ ライス信号はFLE Qを伝達する導電配線27の後退鎖 域300により線幅は、少し狭くされる。しかしながら、 この接退領域30ヵおよび306における幅は、元のた。20 とにはサブロート線ドライバ領域における線幅と同程度 1集してあり、その後退領域30ヵちよび30日を設ける ことによる導電配線とテの抵抗の増加は生しない。ま た。こつの後退譲域らりっおよびうりりを設けることに より、セルフレートコンタクトに必要な領域においての み後退領域が設けられており、この後退領域30日およ びらりもの間の領域においてほこの導電配線37の線幅 は大くされており、線幅の拡大による効果が損なわれる のが防止される。この、セルブレート電圧Vでpを伝達 する導電配線 3 8 において 3 つの突出部 3 8 3 4 5 よび 1 - 30 -81か設けられているのは、多くのコンタクト乳32に より、接触抵抗の増大を行なうことなく低抵抗でかつ安 定にセルプレート電圧Vcpをセルプレート電板層に伝 達するためである。

【0086】また。【46に示す配置において、導電配線 17か2つの後退領域30aおよび30bの間でセンス アンユ帯SB#方向に延在しているのは、セルフレート フートに対するコンタクト孔っことピッド線イコッイス 用しつシスクに薄電配線コテビのコンダクトをしるた めのコンタクト孔コティとの距離を長くして。レイアウ、40、抗増大が生じるのを防止することができる。 上時にコレククト乳のマーブレを入むてし、また下層の セルプレート層と、コンタクト孔27日とご接触を確実 に防止するためである。また、コングクト乳2万分は各 ビット線対毎に設けられてもよく。所定数のビット線対 毎に設けられてもよい

【0087】図6において、セルフレート電圧V・戸を 伝達する導電配線28の突出部分28aおよび28bに おいては、その線幅は、部分35において段階的に広っ されている。この突出部分28ヵおよび28ヵにおける 部分ううにより。写真製版時におけるハレーションによーが。(A)において、メインワード線MWLとなる導電配線

り線幅の細くなるのを防止することを図る。以下、この ハレーションの問題について説明する

【0088】図9は、この発明の実施の形態2の半導体 記憶装置の製造工程における断面構造を概略的に示す図 でもろ 図りにおいて 層間絶縁膜4ヵ上に第1層アル ミニウム配線層(1A)) 5 0 か形成される。この第1 層ではミニウム配線層のり上に、レジストの目が形成さ れる。このレプストに対し、所定のハグーン形状を有す。 るでスクライを介して光が照射される。レジストラン は、露光部分が現像液に溶解するポン型レンストであ る。国际に引きように、突出部分28ヵおよび285の 行方向について、の端部においては、列方向に沿って導電 配線しておよび28が対向してかつ延在して配置され る。したがって、この段差部分の領域においては、図9 に示すようにマスクラ4の間が広い範囲にわたって空隙 状態となり、この段差部分においてマスクラルを介して 光が入射する。平坦部においては、光は垂直に入射し、 乱反射は生じない。しかしながら、このマスクラ4を介 して印加される光は「段差部において乱反射し」レジス トラコのセルプレート電圧Vcpを伝達する導電配線と Sに対応する部分うじュが、反射光により、必要以上に 露光される。したがって、このレジストラビの領域与ビ aご現像後の列方向における幅が、マスクライにより設 定される悟よりも小さくなる。第1層でルミニウム配線 層ういのパターニングは、この現像後のレジストをマス クとしてエッチングすることにより行なわれる。

【ロロ80】したがって、図10にデまように、セルブ レート電圧Vicipを伝達する導電配線コ8上のレジスト の領域ら2ヵが、破線で示す実際のマスクパターンより。 も過剰に除去された場合。この停電配線コ8の線幅が細 くなる。他の平坦領域においては、レジストラ2は、マ スクパターンに従ってパターニングされており。第1層 アルミニウム配線層50は、正常にパターニングされ る。したがって、このパターニング時の露光異常により 線幅が細くなるのを防止するために、突出領域28 a お よびこ8bの部分35を段階的にその幅を広くする。こ れにより、たとえ露光時においてハレーションにより露 光異常が生し、線幅が細くなっても、線幅は広い設定さ れてもう。この部分における断線または網線化による紙

【ゖ゙゙゙゙゙゙ゖゖ゙】導電配線280他の線幅の細い部分におい ては、その近傍にまで。ヒラ上線イコライス指示信号の BLトロを伝達する導電配線28が配置されており、露 光光の通過領域は十分狭くされており。またその配置領 域は、ほぼ平坦であり露光光パパレーションによるパタ - エング異常は生じず、マスクパグーンとおりのパター エングを行なうことができる。

【0091】図11(A)は、図6に示す線6A 6A に治った断面構造を概略的に示す[対である。[引1]1

10 a および10 b それぞれに対し 4本のサブワード 線SWLが配置される。これらのサブワード線SWL。 は、等間隔で配置される。ビット線イコライズ指示信号 | ボBLEQを伝達する導電配線27は | メモリアレイ領 域とセンスアンフ帯の頑域に配置されており、その段差 |部を覆っように配置される||セルフレート電圧V。pを 伝達する導電配線28は、このセンスアンフ帯における 干坦部に形成される。この領域においては、導電配線1 りょおよび10万は、ほぼ同じ幅およびスペースで配置 されている

【0092】図11(B)は、図6に示す線6月~6日 に沿った断面構造を概略的に示す[すである] 図11

(B) において、マモリアレイ上の導電配線10点およ び10万は、福寄せされており、各導電配線10ヵおよ ひ10万の幅およびスペースが小さてれている。しかし ながら、サブワード線SWLは一何らその幅およびスペ ースは変更されていない。この領域においては、ビット 線イコライス指示信号がBLFOを伝達する導電配線と ラが、メモリアレイ上の部分にまで拡張して配置されて いる。セルフレート電圧Vで立を伝達する導電配線コテー20 は、センスアンプ帯における平坦部分に配置される。

【0093】図11(C)は、図6に示す線6C~6c に沿った断面構造を概略的に示す目すである。この図11 (1) に示す配置においても、導電配線10aおよび1 () bは、幅寄せ構造を有しており、その幅およびスペー スがともに小さくされている。ビット線イコライズ指定 信号のむしEQを伝達する薄電配線しては、後退領域3 ロュを有しており、ほぼメモリアレイおよびサブロート 線SWIと平面的に見て重なり合っように配置される。

- 方、段差部にまて、セルフレート電圧 V C pを伝達す。30。 る導電配線28が拡張される。この段差部において適当 な位置に、セルプレートコンタクトのためのコンククト 孔32が形成される。この領域において、導電配線28 が、図示しないセルフレート電極層と電気的に接続され る。コンタクト孔3.2は、メモリアレイ形成領域に十分 近い位置に配置されており、セルブレート電極層をこの コンタクト孔う己が突き抜けるのは確実に防止されてい 表し

【ロロコ4】図ロに示す配置にわい、は、縛電配縁こと は、メモリアレイMAとセンスアンフ帯SBコとの間で、40 レイMAロ〜MAmに共通に列選択線CSLロ〜CSL コンタクト孔コティを介してヒット線イコッイス。フリ チャーントランジスクとコンタクトされる しかしなが 寺。ワード線杭打ち構造の様に、信号3B L F Qを伝達 する配線を2層構造とし、センスでンで帯とロード線サ ブーコーダ帯との交差部で導電配線してと下層信号配線 (キランピスタゲート・とのコンタクトがとられて、こ の[d6に示すメモリアレイMAとセンスアンフ帯SF# とい間の領域ではコンタクト孔とではが設けられない構 成であってもよい。この構成では、突出領域28ヵまま び28 bは連結されて1つの突出領域とされてもよ ...

また突出領域28 a および28 b は設けられず、セルフ レート導電配線28は一定の幅で延在する様に配置され

【ロロ95】」「上のよっに、この発明の実施の邪態とに 従えば、ヒル王線イコライス指示信号を伝達する導電配 線は メインワード線の幅寄せ通域において メモリアレ イ上に拡張するように構成しているため、このビット線 イコライズ指示信号を高速で伝達することができる。ま た。セルフレート電圧を伝達する導電配線を、このビー 10 ト線イコライズ指示信号を伝達する導電配線に隣接して 配置しているため必要な領域(セルプレートコンタクト 領域ににおいて線幅を広くしてセルプレート電極ノード とコンタクトをとることができる。このセルフレートコ ンタクト領域において、ビット線イコライズ指示信号を 伝達する導電配線をほぼくモリアレイ上に配置させ、か つこのセルフレートコンタクト領域を十分メモリアレイ に近づけるように構成しているため、正確に、他配線の ためのコンタクトと同して程でセルブレートコンタクト 用のコンタクト孔を形成することができ、製造工程を増 加させることなく確実にセルブレートコンタクトを形成 することができる。

【0096】また。セルフレート電圧を伝達する導電配 線を、その拡張領域において段階的に幅を広くしている。 ため、バターニング時において、露光光のバレーション による異常露光が生じても、確実に、必要最小限の線幅 を確保することができ、抵抗の増加または断線などを生 りることがなく。安定にセルプレート電圧Viniaを伝達 することができる

【0097】[実施の形態3]図12は、この発明の実 施力が態うに促り半導体記憶装置の要部の構成を概略的 に示す回である。「図1-2においては、1つの列フロック CB#1に関連する部分の構成を示す。図12におい て、列プロックCBコ主は、列方向に整列して配置され るくモリアレイMAO~MAmを含む、隣接するメモリ アレイの間に、センスアンで帯SB#1~DB#mが配 置され、メモリアレイMAのおよびMAmの外側に そ れぞれセンスアンで帯SB=0およびSB=m-1が配 置される

【ロロ98】この例フロッツにB#1においてメモリア rか配設される。これらの列選択線USL0~USLr は、スモリアレイMAOトMAmの領域上において福寄 せされる。図1日においては、列選択線CST.ロおよび CSL1ならびに列選択線CSCqおよびCSLrが そのメモリアレイMAの、MAm上においてその一部。 方向ですらされる構成が一例として示される。 センスで 1.2 帯SB#1 - SB#m・1それぞれにおいては、1 〇ケートが設けられている。したがって、これらのセン - スアレフ帯SB#1丶SB#m・1においては「列選択

線USL0トUSLrは「図示しないコラムデコーダク」 出力ヒッチと同じヒッチに配置される

【0099】この列フロックCB#iの行方向について の外側に、電源電圧VocaまたはVosを伝達する電源 電圧線もりおよびも2が配置される。これもの電源電圧 線もりおよびも2は、メモリアレイMAOトMAni上の 領域において、列選択線が幅寄せされて空きが生じた頃 域においてその幅が大くされる。したがって、これらの 電源電圧線もりおよびも2は、メモリアレイMAO〜M Am上に拡張される部分を有する。電源電圧線60およ。10。 び62は、センスアンで帯SBコロトSBコm・1それ ぞれにおいて、センスアンコ電源電圧を伝達するセンス 電源線に接続される

【①100】図13は、センス電源線の配置の三例を示 す同である [図1/3においては、2つの行ブロックRB ココわよびHB # 1 の部分の構成を概略的に示す。 行で ロックRBコ主およびRBコ」の間にセジスアンで帯S Bコーか配置され このセ: スアンプ帯SBコ におい てくモリアレイMAに対応してセンスアンプ群SAGが、 配置される。また、このセンスアンプ帯SBコーにおい。20 て行方向にそってセンスアンフ群SAGに共通に電源電 圧いことを伝達するセンス電源線の4Aと「行方向に治」 って延在してセンスアンプ群SAGに接地電圧GNDを 伝達するセンス接地線いりゅん配置される。行ブロック RBエリと国示しない行ブロックの間に設けられるセン スプンで帯らりは人においても、行方向に沿ってセンス アンプ群SN当に共通に電源電圧Vハムを伝達するセン ス電源線64bが配置される。

【0101】列方回において、サブロード線ドライバ配 置領域SDEコロトSDBコロ・1それぞれにおいて。 列方向に沿って延在する電源電圧線もりなっちりれおよ び電源電圧線624~624がそれぞれ配置される。サ プロード線ドライバ配置領域SDB#りにおいては、接 地電圧GNDを伝達する電源電圧線らりなが配置され、 センスアンプ帯SBコ」においてこの電源電圧線60年 とセンス接地線のmaとがコンタクト孔のアを介して電 気的に接続される。サブロート線ドライバ配置領域SD Bコ1においては。互いに平行に電源電圧Vで、を伝達 する電源電圧線もしておよびもりもか配置される。これ らの電源電圧線もじaおよびもりおは、センスアンフ帯 40-SB=丁およびSB=Kにおいてされぞれセンス電源線 64 まおよび64 いとコンタクト孔67を介して電気的 に接続される。

【ロ102】サブロート線トライバ配置領域SB#こに おいては、接地電圧GNDを伝達する電源電圧線6回り か配置される。この電源電圧線625は、センスアング 帯SF#」においてコンククト孔も7を介してセンス接 |地線6-6-aと電気的に接続される||サブロート線トライ **バ配置領域SB#nにおいては「電源電圧Vccを伝達**

24

Out コンタクト孔も7を介してセンフマンマ帯SP コ」およびSBコKそれぞれにおいてセンス電源線64 元および64万と電気的に接続される。サブロード線下 ライバ配置領域SDB#n・1においては接地電圧GN Dを伝達する電源電圧線62mが配置される。この電源 電圧線の2mは、コンタクト孔も7を介してセンスアン つ帯SBコ」においてセンス接地線のりょと電気的に接 続される。

【0103】これらの電源電圧線60a~00uおよび 6.2a×6.2nは、それぞれ、メモリアレイMA領域上 にまで拡張された部分を有しており。その幅が広くされ ている。センスアンブ群SAGに平行に配設されるセン ス電源線64aおよび64bおよび接地線りりaが、そ の線幅が比較的狭くされている場合においても、これが (7)電源電圧線60 ェー60πおよび62ョー62ョと電 気的に接続されることにより、これらのセンス電源線も 1aおよび61bならびにセンス接地線66aの抵抗が 等価的に小さくされ、 安定にセジスアシブ群SAGに対。 しせ、スアンプの動作電源電圧VでかおよびはNDを伝 達することができる。特に、センス電源線も1aおよび 6.4 かならびにセンス接地線ももaは、2メモリアレイ ごとに、接地電圧GNDおよび電源電圧Vととを受けて おり、これらのセンス電源線も1aおよびも1bならび にセンス接地線のロヨの配線抵抗による電圧変動は抑制 され、各センスアンプに同じ大きさの電圧を伝達するこ とができ、センス動作時においても。センス電流による。 センス電源電圧の変動は少なく、安定にセンス動作を行 なうことかできる。

【0104】なお、この図13に示す配置において、1 30 つの (モリアレイMAの両側に、接地電圧GNDを伝達 する電源電圧線60(60ミー60m)と他方側に電源 電圧Vccを伝達する電源電圧線62(625~62) n)が配置されている。しかしなから、この1つのサブ ワード線ドライバ配置領域SDB井において接地電圧G NDと電源電圧V c c を伝達する電源電圧線がともに配 置きたてもよい

【0105】図13に示す構成の場合、センス電源線も 4 はおよびセンス接地線ららっぱ、適当な数のメモリア レイ里位で切り離されて、もよい。すなわち所定数のセン スアンフ群SAGごとにセンス電源線が配置されてもよ い。この場合においても、列方回に沿って延在して配置 される電源電圧線により。安定に電源電圧Vicabよび 接地電圧GNDが伝達されるため、安定にセンス動作を 行な ことができる

【り上りも】また、これらの電源電圧線もロュトゥリエ ままびらじゅうらじゅは第2層配線層に形成されてお リーマモリアレイMAの最上層の配線層であるマインロ ード線は第1層アルミニウム配線層であり、それより下 層に形成されており、それらのマインワート線MW上に する電源電圧線60mが配置される。この電源電圧線6。50。対し何ら悪影響を及ぼすことなくメモリマット上にわた

2.6

って延在して電源電圧線を配置することができる 【0107】さらに、これらの電源電圧線も0 1×60 申および62a~62uは、メモリマットを取開むよっ に配置される電源電圧線および接地電圧線に接続され、いわゆる「メッシェイン電源配置」が構成される。本金明は、この「メッシュ状」に電源電圧線をアレイメモリマット上にわたって延在して配置されるのを特徴とするのでなく。列選択線を福審せして、メモリアレイ上に空き領域を形成し、その領域に電源電圧線を拡張させることにより「メモリマット上に延在し配置される」10電源電圧線の抵抗を低下することを特徴とする

【0108】なお、この図12および図13に示す構成においては、例選択線が、メモリアレイMAの行方向についての中央領域側に描寄せされて、電源電圧線がメモリアレイ上に拡展されている。しかしながら、図14に示すように、この例選択線の掲寄せ方向をサブロード線ドライバ配置領域方向とし、メモリアレイMA上に電源電圧線を配置し、メモリアレイMA上領域においてこの電源電圧線の幅が広くされる構成が用いられてもよい【0109】なお、図14においては、列選択線CSL。20の間に電源電圧線68が配置される。通常、列選択線CSL。複数のビット線対ごとに1つ配置されることが多く、十分余裕を持って、これらの列選択線CSLの間に電源電圧線68を配置することができる

【 D 1 1 0 】以上のように、この発明の実施で研修うに 従えば、列選択線を福富せし、メモリアレイ上に空き領域を形成し、この空き領域において電源電圧線の幅を拡張しているため、電源電圧線を低抵抗とすることができ、安定に電源電圧をセンスアンで小伝達することができる

【0111】 [実施の形態 4] [] 15は この発明の実 施の形態』に従っ半導体記憶装置の要都の構成を概略的 に示す国である。国15においては、半導体基板領域7 **り上に。第1層ボリンリコン層で形成されるゲート電板** 層7/2が配置される。このゲート電極層7/2は、ワート 線Wしとして用いられ。このゲート電極層ではには、行 方向に整列して配置されるメモリセルのアクセストラン プスタが接続される。このゲート電極層72上にこのゲ ート電極層72と平行に低抵抗の第1層アルミニウム配 線層で形成される低抵抗導電層テコが形成される。この 40。 低抵抗導電層74とゲート電極層72は、所定の間隔 で、低抵抗の導電材料でもにより電気的に接続される。 これにより。ゲート電極層テンの抵抗を等価的に低減す るこの導電層7-4とゲート電極層7-2とが電気的に接 続される領域は、通常ワード線シャント領域と呼ばれ る。このワード線シャント領域においてほメモリセルは 配置されない

【 0 1 1 2 】 [41 6は、このワート線シャント領域を備えるメモリマットの構成を概略的に示す[4である [41] 6において、行方向に整列して配置されるメモリアレイ 50

MAを示す。列方向においてもこのメモリアレイの配置 が繰返される。行方向に整列して配置されるメモリアレ イNAに共通に行方向に沿ってワード線78が配置され る。このワード線78は「図15に示すゲート電極層7 2と低抵抗の導電層ア4を含む。これらは、行方向にお、 いて隣接するメモリアレイの間の領域すなわら、ワート 線シャント領域でのにおいてコンタクト孔ででを介して 電気的に接続される。このワード線シャント領域アタに おいてはメモリセルは存在しない。この低抵抗導電層で 4と、ゲート電極層アコとはワード線シャント領域アウ においてコンタクト孔子子を介して電気的に接続される だけであり、ワード線シャント領域において平面レイア ウトにおいてそれらの位置が重なりあっていればよい。 したかって、この低抵抗導電層で1を、マモリアレイバ A上において破線で示すように、列方向に下層のゲート 電極層のレイアウトに影響を及ぼすことなくずらせるこ とがてきる。したがって、このよっなワード線シャント 構造を有するワート線においても、先の実施の形態1か ら3の構成と同様の幅寄せ構造を実現して、所望の信号 電源電圧線の幅を拡張することができる。すなわち、 実施の所態1から3において、サブロード線デコーダ配 置領域をワート線シャント領域に置換えれば同様の効果 を得ることができる

【10113】以上のように、この発明の実施の形態4に 従えば、ワート線杭打ち構造のワード線においても、ロート線抵抗低下用の低抵抗導電層を幅寄せ構造としているため、容易に必要な配線の幅を拡張することができる。

【0114】」他の適用例』上述の説明において、メイ ンワード線およびサブワート線の階層ワード線構成にお いて、くインワード線は選択時日レベルへ駆動されてい。 る。しかしながら、このサブロード線ドライバの構成を 変更することにより、メインワート線は、選択時レレバ ルへ駆動される構成が用いられてもよい。また。上述の 実施の所態」においてはシェアートセンスアンで構成の センスアンで群が示されているが、これは、交互配置型 シェアードセンスアンフ構成であってもよく、単純なシ エアートセンスアンで構成であってもよい。また。セン スプンフ帯の例方向についての一方側においてヒット線 イコライス指示信号を伝達する信号配線の幅が赤くさ。 れ 他方側において、センス電源電圧を伝達する配線の 幅が大くされる構成が用いられてもよい。この場合、「小 1 うにかす電源電圧線が電源電圧Vで、または接地電圧 GNDの一方のみを伝達するとともに、センスアンで帯 において、メインワート線 低抵抗導電層の幅寄せによ り幅広(されたセンス電源線をと異なるセンス電源線へ センス電源電圧をセンス電源電圧線から伝達する構成が 用いられてもよい。

[0115]

○ 【発明の効果】以上のように。この発明に従えば、列選。

28

択線または行選択線を幅寄せ構造としてメモリアレイ上 に空き領域を形成しているため メモリアレイ面積また はセンスマンフ帯面積を増加させることなく。必要な配 線の幅を大くすることができ。 安定に所望の信号。電圧 を高速が少安定に伝達することができる。

【0116】すなわち、請求項1に係る発明に従えば、 メモリセル上の行選択線を幅寄せして メモリアレイ上に 空き領域を形成し、この領域にメモリセル行選択動作に 関連する信号。電圧を伝達する信号配線を拡張して配置 しているため、アレイ面積を増加させることなく信号配 40 線幅を広くして、信号配線の抵抗を低くし、これによ

り 高速かつ安定に信号 電圧を伝達することのできる 信号配線を実現することができる

【011丁】請求項目に係る発明に従えば、信号配線 が、マモリアレイ上において配置されているため、容易 に、所望の幅を有する信号配線をアレイの面積を増加さ せることなく実現することができる。

【0118】請求項3に係る発明に従えば、 メモリセル キャハシ々のセルフレートノードへ所定の電圧を伝達す る電圧線を、信号配線に関して行選択線と対向するよう。20 線の配置を概略的に示す国である。 に配置しているため、セルブレートコンタクト位置を、 プロセスにとって都合の位置に配置することができる。

【0119】請求項4に係る発明に従えば、信号配線 は、その幅が広くされ部分においてアレイ方向に向かっ て後退する領域を形成し。この領域にセルブレート線を 突出させているため、プロセスにとって都合のいい位置 にセルプレートコンククトを設けることができる。

【0120】請求項与に係る発明に従えば、この突出領 域のメモリアレイに近接する部分にセルプレートコンタ クトが設けられるため、セルフレートコンタクトがセルーの。 プレート電極層を突き抜けるのを防止することができ

【0121】請求項6に係る発明に従えば、この突出部 分は段階的に幅が広くされているため、ハターニング時 における露光光のパレーションによるパターニング異常 により。配線幅が狭くなり。高抵抗化または配線が断線 するのを防止することができる

【り122】請求項でに係る発明に促えば、信号配線上 に、ヒット線イプフェス指示信号を伝達するように構成 しているため、高速でビット線イコライズ指示信号を伝 40。 達することができ、速いタイミングでメモリセル行選択 動作を開始することができる

【0123】請求項8に係る発明に従えば、ワード線 は、ワート線シャント構造を有しており、この領域にお いては、行選択線は幅寄せされていないため。ワード線 杭打ち部に対する何ら悪影響を及ぼすことなく。 行選択 線の幅寄せを行なっことができる

【0124】請求項りに係る発明に従えば、ワード線を 階層構造としており マモリアレイ外部にワート線トラ イハが設けられており、この領域においては、行選択線 50

の幅寄せが行なわれていないため、各行選択線を対応の サブロート線ドライバに接続することがてき、サブワー ド線トライバに対するピッチに対する悪影響を及ぼすこ となく行選択線の幅寄せを行なうことができる。

【ロ123】請求項10に係る発明に従えば、列選択線 を幅寄せして。空いた領域に電圧伝達線の幅を拡張して 配置するように構成しているため、アレイ面積を増加さ せることなく、電源電圧線を低抵抗化して安定に電源電 圧を伝達することができる。

【10126】請求項11に係る発明に従えば、この電源 電圧線にセンスアンプ動作電源電圧を伝達しているた め、センスアンプの電源強化を実現することができ、正 確にセンス動作を行なうことができる

【国面の簡単な説明】

【【【】】 この発明に従う半導体記憶装置のアレイ部の 構成を概略的に示す図である。

【【【】】 【刻1に示す メモリアレイのセンスアンプ帯の 構成を概略的に示す[3]である。

【【図字】 この範囲の実施の形態 1 に従ってイーワード

【図4】 図3に示すメインワード線のレイアウトにお けるサブワード線とメインワート線と凸対応について概 略的に示す[小である

【図5】 [3]3に示すアレイ部のセンスアンフ帯におけ る配線のレイアウトを概略的に示す図である。

【図6】 この発明の実施の新態とに従る半導体記憶装 置の要部の構成を概略的に示す国である

【図7】 この発明の実施の形態とにおいて用いられる メモリセルの断面構造を概略的に示す国である。

【図8】 図りに示すセルフレートコンダットの位置の 効果を説明するための国である。

【図9】 図らにおけるセルプレート線の形状の効果を 説明するための図である。

【図10】 図点に示すセルプレート線の形状の作用効 果を説明するため、小国である

【図1.1】 (A)は、図6に示す線6A-6Aに沿っ た断面構造を示し、(B)は、図6に示す線6B-6B に沿った断面構造を示し、(()は、【外に示す線61 こりにに治った断面構造を概略的に示す

【【引12】 この発明の実施の形態3に従う半導体記憶 装置のアレイ部の構成を概略的に示す目むある

【【引13】 この発明の実施の形態3におけるマモリア レイ部の電源線のレイアウトをより具体的に示す図であ

【図14】 この発明の実施の所態3の変更例の構成を 概略的に示す図である。

【図15】 こい発明の実施の形態4に従う半導体記憶 装置のワード線構造を概略的に示す図である。

【図16】 この発明の実施の形態はにおけるワード線 構造の平面レイアウトを概略的に示す図である

29 【図17】 従来の半導体記憶装置の全体の構成を概略 的に示す図である

【【【18】 【317に示す半導体記憶装置のサブワード線ドライバの構成で、例を概略的に示す図である

【図19】 (A) は、図17に示す半導体記憶装置の アレイ部の構成を具体的に示し、(B) ほ、(A) に示す構成の動作を示す信号波形図である

【図20】 従来の半導体記憶装置における平面レイアウトを概略的に示す図である

【図21】 図20の線20A 20Aに治った断面構 10 造を概略的に示す図である


【図22】 従来の半導体記憶装置のセンスアンプの構成を概略的に示す図である

【符号の説明】


MA メモリアレイ、MWL メインワード線、SWL サブワード線、3iビット線イコライズ フリチャー

シ回路。4: センスアンプ、1 メモリマット 10 a、10b 導電配線。SWLa~SWLd サブワー 下線、MWしa、MWしb メインワー下線、15 笠 き領域(福寄せ領域)、20日、20日、導電配線、2 7 ビット線イコライズ指示信号伝達用導電配線 27 a コンタクト孔、 28 セルフレート線用導電配 線、28a/28b 突出部分、30、30a、30b 後退領域、32 セルブレートコンタクト孔、35 福広部分、44a,44b、ストレージノード電極層、 45 セルプレート電極層、60,62 電源電圧線、 CSL0~CSLr 列選択線、60a~60u. 62 a~62u 電源電圧線、64a.64b センス電源 線、もられ センス接地線、67 コンタクト孔 68 電源電圧線、CSI。 列選択線、7.2 ゲート電極 層、74 低抵抗導電層、76 杭打ち用導電材料、7 7 コンタクト扎


【**②**1】




【図3】




【図2】




【图4】




【図5】



【図7】





[19]

